数据采集技术论文(2)
数据采集技术论文篇二
学习啦在线学习网 基于FPGA的高速数据采集同步技术实现
摘 要
学习啦在线学习网 数据采集合并系统是数字化变电站中电子式互感器和二次设备之间的重要接口，针对其多任务、大流量、高可靠性和强实时性等要求，本文提出了一种基于FPGA的高速数据采集合并系统设计方案。系统利用FPGA的快速数据处理能力，实现了多任务、大流量并行处理以及多路采样信号的实时同步，节省了通信开销，增强了实时性。系统可并行处理最多16路数据任务，总数据吞吐率可达50Mb/s，系统平均延时低于1us，均高于国家标准。本系统已装备某型电力设备，投入应用。
【关键词】FPGA 数据采集 差值同步
随着计算机，通信，自动化等技术在电力工业的应用，电网的智能化水平得到了极大地提升，全数字化变电站自动化系统即将得到广泛的应用。数字化变电站是以标准的通信规约为基础，通过电子式互感器(ECT/EVT)、智能化一次设备、网络化二次设备分层构建，建立全站统一的数据模型和数据通信平台，实现变电站内设备数字化通信和互操作、以及信息全网共享的现代化变电站。数字化变电站的关键点在于电子式互感器同步采集多路(最多12路)信号的幅值和相位数据后按照规定的格式发送给二次设备，这些数据一般都是来自不同间隔，而又必须保证这些数据是同步的。所以本文设计了一个具有多任务处理、通信流量大、高可靠性和强实时性等特点数据采集合并系统，使其满足对电子式互感器的接口要求。
1 设计方案
各类文献中针对数据采集合并系统的实现方法主要大致有两种：一种是基于FPGA+DSP结构的同步采样方法;另一种是基于FPGA+ARM结构的同步采样方法。这两种方法都是利用FPGA进行采样数据的接收和处理，利用DSP或ARM芯片实现通信的功能，将采样数据按格式打包发送给二次设备。为了保证数据的同步，两种方法都采用了同步采样法，即按设定的采样速率由FPGA产生采样脉冲发送给电子式互感器，互感器接收到采样信号后开始进行采样动作并将数据发送给FPGA，由FPGA将数据整理后才传送至主控芯片。这两种方法实现的合并单元有一定的局限性：
学习啦在线学习网 (1)由FPGA+DSP或FPGA+ARM组成的系统虽然资源丰富，可以满足多任务、大流量、高可靠性的特点，但开发这样的装置需要两个庞大的系统，与外围接口电路也会很复杂，设备开发成本高、经济性差。
(2)由于采样方式是同步采样，电子式互感器和采集合并系统之间需要上行和下行两条通信线路，增加了线路的架设成本。
学习啦在线学习网 (3)同步采样的可靠性不能保证，由于线路的延时不同，即使是FPGA向多个电子式互感器同时发送了同步采样信号，但互感器的采样不能保证绝对的同步，为后面测量和保护数据的计算带来了误差。
针对上述系统的局限性，本文提出了一种基于FPGA的多路数据高速异步采集合并系统。该系统利用FPGA芯片的强大功能，以一片FPGA芯片为核心取代了上述系统的双核结构，实现了实时接收电子式互感器采集的数字信号，并利用插值运算将采集的数据进行同步，使系统无需使用同步采用，大大提高了系统的实时性和可靠性，降低了系统的设计和运营成本。
2 系统实现
2.1 系统的硬件组成
学习啦在线学习网 本设计主控芯片采用altera公司的低功耗、高性能FPGA芯片EP4CE40F23C7。该芯片具有39600个逻辑单元(Logic Elements， LE)、232个M9K程序存储模块，4个锁相环，1161216位片上RAM资源，最多329个用户定义I/O，芯片资源非常丰富，完全符合设计要求。整个硬件系统以该芯片为核心，通过光纤通信，将采集来的数据分通道送入FPGA中，由FPGA对各个通道的数据进行并行处理，最后按照标准组合成数据帧通过光纤传送给二次设备。硬件构成框图如图1所示：
为了给硬件生产提供方便，本文在硬件设计中加入了兼容性设计，如表1所示。表1中三种FPGA芯片其资源均可满足本系统的要求，而且封装皆为484脚BGA封装。通过比对三个芯片的管脚，可以看到除了表1中所列出的21个管脚功能不一样以外，这三个芯片其余管脚功能完全一模一样。在PCB设计时，按照表1中兼容后管脚定义一列来设计硬件，就可以完成三个芯片的兼容性设计。这样在生产时三个芯片皆可以使用，避免了因芯片市场波动所造成的生产中断和成本波动，保障了生产效率。
学习啦在线学习网 2.2 系统的软件设计
系统的主要工作任务是接收最多12路的采样信号，对采样信号进行同步处理，然后按照约定格式组帧并发送到二次设备。根据系统要求，按照自顶向下的模块化软件设计思路将整个系统分为两个核心模块：串行数据接收模块、数据同步模块。
2.2.1 串行数据接收模块
学习啦在线学习网 本模块实现接收远方一次设备通过光纤传来的串行数据帧。数据帧格式如图2所示，1位起始位，8位数据位，1位停止位，1位空闲位，无奇偶校验位。双字节数据，高字节先发，低字节后发，通信波特率为2M。一个完整的数据包包含10帧数据，每帧数据11位，总计110位数据，可以一次传输4路采样信号。串行数据接收模块流程图如图3所示。
2.2.2 数据同步模块
一次设备AD采样点数是一个周波(50Hz)采200个点，而二次设备利用测量和保护数据进行计算时只需要80采样点。而且许多二次设备需要的采样信号来自不同设备、不同间隔的电流和电压信息，如图5所示，因此，必须使不同协议规则的电流和电压信息同步到统一的时间间隔上。
本系统利用差值同步法，将不同间隔的数据同步到同一间隔上，差值同步法计算公式如图6所示。本模块的目的就是找到同步点的左右时标和左右通道数据，然后带入公式计算得到同步点的差值数据。
3 实验结果与分析
学习啦在线学习网 将以上两个关键模块设计好后，在顶层将这些模块联合起来，就组成了数据采集合并系统总模块，如图6所示。经过编译，可以看到总模块共消耗3240个逻辑单元和48个M9K程序存储模块。一个数据采集合并系统模块可以并行处理4路采样数据，而整个系统最多有12路采样数据，需要用到3个这样的模块，芯片硬件资源消耗不到25%，芯片的资源完全满足系统的要求。
学习啦在线学习网 我们得到了总模块的时序仿真图如图7所示。从时序图中可以看出，远方一次设备每隔100us采样一次，一个完整的数据包总计110位数据，按照2M波特率计算，需要55us时间来传送，剩余45us为空闲时间。利用FPGA并行工作的特点，可以同时对12路数据进行差值同步，从而保证了在45us的时间内完成数据的同步和交互的任务，满足了系统实时性和高可靠性的要求。
4 总结
学习啦在线学习网 本文设计了一个基于FPGA的高速数据采集同步系统，用FPGA作为核心处理器，实现了数据接收、数据同步和数据通信的三大功能，仿真实验表明：基于FPGA的多路数据采集合并系统方法可行，可以满足合并单元多任务、大流量、高可靠性的需求。此外，系统硬件简单，通用性好，成本低廉，具有广阔的应用前景。
参考文献
学习啦在线学习网 [1]胡国，唐成国，徐子安.数字化变电站新型合并单元的研制[J].电力系统自动化，2010，34(24).
学习啦在线学习网 [2]金午桥，洪宪平.变电站自动化新技术的应用研究[J].电网技术，2000，24(5).
[3]郭志忠.电子式电流互感器研究评述[J].继电器，2005，33(14).
[4]殷志良，刘万顺，秦应力.一种基于FPGA技术的电子式互感器接口实现新方法[J].电力系统自动化，2004，28(14).
[5]刘琨，周有庆，张午阳.电子式互感器合并单元时间同步问题的解决方法[J].电力系统通信，2006，27(161).
[6]求是科技.CPLD/FPGA应用开发技术与工程实践[M].北京：人民邮电出版社，2005.
作者简介
魏欣(1981-)，男，江苏省扬州市人。硕士学位。工程师。现为南京信息职业技术学院讲师。主主要研究方向为嵌入式系统、信号处理。
学习啦在线学习网 孙(1982-)，女，江苏省泰州市人。硕士学位。工程师。现为南京信息职业技术学院讲师。主要研究方向为通信传输技术、信号处理。
作者单位
学习啦在线学习网 南京信息职业技术学院 江苏省南京市 210023
学习啦在线学习网
看了“数据采集技术论文”的人还看：
1.大数据学术论文
2.逆向工程技术论文
4.如何写技术论文
数据采集技术论文(2)
